B1 : Réalisation du compteur BCD simple cmpt1 :

Dans un premier temps, il est demandé de réaliser un simple compteur BCD, possédant 1 entrée d’horloge H et 4 sorties. à (0,1,2,…,15,0,1,..)

Sur l’entrée H un signal d’horloge et sur les sorties 4 LEDS.

• ***Donner le programme VHDL du compteur 1 “cmpt1” à partir de l’analyse comportementale. (*Compilation et simulation fonctionnelle).

B2 : Réalisation du compteur BCD cmpt2 : (amélioration 1)

On veut réaliser maintenant un compteur/décompteur  BCD avec un RESET asynchrone

C=1 comptage et C=0 décomptage

• ***Donner le programme VHDL du compteur 2 “cmpt2” à partir de l’analyse comportementale. (*Compilation et simulation fonctionnelle).

B3 : Réalisation du compteur BCD cmpt3 : (amélioration 2)

Cahier des charges du compteur 2 avec un pré-chargement synchrone.

Pré-chargement synchrone (load) (si load=1 alors la sortie q prend la valeur data)

• ***Donner le programme VHDL du compteur 3 “cmpt3” à partir de l’analyse comportementale. (*Compilation et simulation fonctionnelle).

Compteur BCD + Transcodeur BCD/7segments

Ouvrir une nouvelle feuille graphique (xx.bdf)

Rapatrier les 2 symboles cmpt3 et decbcd7segvhdl sur la feuille graphique

Rapatrier les 2 codes VHDL cmpt3.vhd et decbcd7segvhdl.vhd sur le répertoire de travail

Réaliser les différentes connexions entre les blocs, les entrées et sorties.

Compiler et simuler